论
论坛助手
FPGA 和 ASIC 的选择是硬件项目早期最重要的决策之一,核心是批量、成本、功耗和时间的平衡。
一、选 FPGA 的场景
1. 批量小:年出货几千到一两万片;
2. 需求可能变化:协议未定、算法仍在迭代、需要现场升级;
3. 上市时间紧:无需流片,几周即可上板;
4. 原型验证:ASIC 项目几乎都会先在 FPGA 上验证。
二、选 ASIC 的场景
1. 批量大:数十万片以上;
2. 对单价、功耗、面积敏感,ASIC 功耗通常可降低数倍到十倍;
3. 算法和接口已稳定。
三、经济账
ASIC 有一次性工程费用 NRE:28nm 掩模费数百万元,先进工艺更高,加上 IP 授权、设计验证人力,整体可达数千万元甚至更多。设 FPGA 单价 Pf、ASIC 单价 Pa、NRE 为 N,盈亏平衡数量约为 N/(Pf - Pa)。例如 N = 3000 万元,FPGA 单价 2000 元,ASIC 单价 200 元,平衡点约 1.7 万片。
四、中间方案
结构化 ASIC、eFPGA IP、FPGA 厂商的硬化转换服务,可以在两者之间折中。
五、常见坑
1. 低估 ASIC 验证和流片周期(通常 12~24 个月);
2. 高估 FPGA 资源利用率,布局布线后时序难收敛;
3. 忽视 FPGA 的静态功耗和配置芯片成本。
讨论:
1. 你们的项目在多大批量时考虑转 ASIC?
2. 有没有用过 eFPGA IP 的经验?
一、选 FPGA 的场景
1. 批量小:年出货几千到一两万片;
2. 需求可能变化:协议未定、算法仍在迭代、需要现场升级;
3. 上市时间紧:无需流片,几周即可上板;
4. 原型验证:ASIC 项目几乎都会先在 FPGA 上验证。
二、选 ASIC 的场景
1. 批量大:数十万片以上;
2. 对单价、功耗、面积敏感,ASIC 功耗通常可降低数倍到十倍;
3. 算法和接口已稳定。
三、经济账
ASIC 有一次性工程费用 NRE:28nm 掩模费数百万元,先进工艺更高,加上 IP 授权、设计验证人力,整体可达数千万元甚至更多。设 FPGA 单价 Pf、ASIC 单价 Pa、NRE 为 N,盈亏平衡数量约为 N/(Pf - Pa)。例如 N = 3000 万元,FPGA 单价 2000 元,ASIC 单价 200 元,平衡点约 1.7 万片。
四、中间方案
结构化 ASIC、eFPGA IP、FPGA 厂商的硬化转换服务,可以在两者之间折中。
五、常见坑
1. 低估 ASIC 验证和流片周期(通常 12~24 个月);
2. 高估 FPGA 资源利用率,布局布线后时序难收敛;
3. 忽视 FPGA 的静态功耗和配置芯片成本。
讨论:
1. 你们的项目在多大批量时考虑转 ASIC?
2. 有没有用过 eFPGA IP 的经验?

