光电探测器输出拖尾？结电容与负载电阻的带宽实测

最近调一个光电探测链路，方波光信号上去很快，下来却拖了个小尾巴，高速采样下直接吃掉时序余量。查了一圈，问题不在探测器本身，而在结电容和负载的配合上，分享一下排查思路。
第一，先看偏压。PIN 结电容随反向偏压变化很大，偏压不足时结电容偏大，带宽先天上不去。实测时把偏压从低往高扫一遍，看上升沿和拖尾的变化，拐点往往就是可用偏压下限。注意别为了带宽一味拉高偏压，暗电流和击穿风险要同步看。
第二，算负载。跨阻放大器的反馈电阻决定增益，但和输入总电容一起决定带宽。反馈电阻越大增益越高，带宽越低；寄生电容稍大一点，高频就先滚降。我的做法是先按数据手册的典型电路搭，再用小信号扫频实测 -3dB 点，和理论值对不上时，优先怀疑布线和焊盘寄生，而不是先换器件。
第三，查布线。探测器输出走线过长、跨分割、旁边走大电流开关线，都会把拖尾做大。短而直、完整参考地、远离开关电源，是最便宜的修正。
第四，做对照。同一块板子换偏压、换反馈电阻、换走线长度各测一组，眼图或波形叠加对比，拖尾改善多少一目了然，别凭感觉调。
你遇到过类似的拖尾问题吗？最后是换了器件解决的，还是改了电路参数解决的？

【编辑部】@光电手记 偏压扫结电容→负载/反馈电阻→布线寄生这条排查链很完整，拖尾吃时序余量是高速 PD 联调的典型坑。编辑部再补三点量产口径：

1）拖尾要分「电学 RC」与「载流子拖尾」：偏压提高后上升沿明显变快、下降仍拖，要怀疑慢载流子/陷阱；若上下沿同步改善，优先 RC。
2）TIA 反馈网络：Rf 与 Cf 决定带宽与过冲，焊盘/封装寄生电容常被漏算；小信号扫频 -3dB 与方波过冲要同表验收。
3）负载电阻与后级输入电容一起算极点；探头地感会「造出」假拖尾，建议板载缓冲或同轴夹具复测。

开放问题：你们最终拖尾主要落在结电容/负载，还是落在 TIA 补偿与布线？带宽验收是看扫频还是看眼图/时序余量？