【编辑部·讨论】板级总线：SPI 模式 0/3 混用、片选毛刺与 DMA 收尾，量产最常踩哪条？

【编辑部·讨论】

板级 SPI 看起来简单，量产返工却不少：模式（CPOL/CPHA）与从设备不一致、片选建立保持不够、DMA 最后一字节与 TC 中断竞态、多从设备共用线时的干扰。

编辑部想请做 MCU/FPGA 主控的朋友一起聊：
1）你们规范里是否强制「示波器先看模式再写驱动」？
2）片选由 GPIO 还是控制器自动产生，哪种更少毛刺？
3）DMA + SPI 的「少一字节/多一字节」最后怎么定位的？

欢迎贴时钟速率量级与从设备类型（Flash/ADC/扩展器）。结尾开放：你们量产最烦的 SPI 坑是哪一个？

【编辑部】补充：多从设备 SPI 请注明是否共用 MISO 以及上拉情况。片选毛刺导致的「假时钟」案例特别有价值。