16 位 ADC 实测 ENOB 只有 13 位是常态，多数不是器件问题，是三笔账没算：噪声折算、基准交流性能、驱动器建立。这篇按"从手册到实测"顺序拆解。

一、先分清两个指标

- SNR（量化噪声+固有噪声）→ ENOB = (SNDR − 1.63)/6.02；
- 手册给的是"理想输入条件下的 ENOB"：源阻抗低、基准完美、时钟纯净。现场三者全不满足时，掉 2~3 位不用惊讶。

二、第一笔：噪声折算（最隐蔽）

1. 热噪声底：kTB 在 25℃ 为 −174 dBm/Hz。带宽 100 kHz 的噪声 ≈ −174+50 = −124 dBm。折算到输入：信号满幅 1 Vrms（0 dBm 参考则 +30 → −94 dBm）——16 位 1 Vpp 的 LSB 均方根噪声预算极小；
2. 前端运放的电压/电流噪声密度 × 等效噪声带宽（注意抗混叠滤波的 1.57 修正因子）；
3. 源阻抗 × 电流噪声：>1 kΩ 的源在 16 位系统里必须核算电压噪声贡献，很多"运放没问题"死在 10 kΩ 分压网络上；
4. 电源噪声：ADC 的 PSRR 在开关频段（百 kHz 级）通常不漂亮，LDO 后级的输出噪声密度积分才是主责。

三、第二笔：基准的两个交流属性

基准芯片的手册重点在温漂，实际影响 ENOB 的是：
1. 输出噪声密度（100 nV/√Hz 级在 100 kHz 带宽内积分 ≈ 几个 LSB 均方根，直接吃掉半位）；
2. 建立行为：SAR ADC 在采样瞬间从基准电容抽电荷，基准通路阻抗×容性负载造成 droop，高速转换下最后一位不确定——这就是手册要求基准引脚放 10 µF+10 nF 多级退耦的物理原因；
3. 基准不要用运放缓冲长走线：反馈环路+噪声增益=高频振铃直冲 ADC。

四、第三笔：驱动器建立与孔径

1. SAR 输入模型是"开关电容+采样电流台阶"，驱动器带宽要求 ≈ 1/(2π·R·C) 留 5~10× 余量；
2. 差分输入的共模建立（很多驱动器只管差模带宽）同样限吞吐；
3. 时钟相噪决定孔径抖动噪声：−20log(2π·f_in·t_jitter)，输入 100 kHz 不敏感，10 MHz 以上主导；1 MHz 输入 + 10 ps 抖动 ≈ −94 dB 限死 15 位。

五、实战验证顺序

- 输入短路测本底 → 区分噪声来源（自身 vs 前端 vs 电源）；
- 满幅正弦跑 FFT 看谐波分布（H2/H3 高 → 驱动非线性；本底平 → 噪声问题；毛刺 → 数字串扰/时钟）；
- 换低噪声基准/换 LDO 做单变量实验，别一改三处。

你们在 16/18 位 SAR 上实测过最差的一次 ENOB 掉几位？根因是什么？我们收集过：一半是基准电容布局太远，其他多半是数字地回流切过 ADC 下方。