ARM 多核共享内存不出错，全靠 DMB、DSB、ISB 这三条内存屏障

在单核程序里，代码怎么写，内存访问就按什么顺序发生，问题不大。到了多核共享内存，事情就变了：编译器会重排指令，处理器会乱序执行，写操作还可能先留在写缓冲里不立刻对其他核可见。于是会出现这样的怪事：生产者先写数据、再写标志位，消费者却先看到了标志位、再去读数据，结果读到的是旧数据。内存屏障就是用来约束这种重排的指令。

ARM 提供了三条常用的屏障指令。数据内存屏障保证屏障之前的所有内存访问，在屏障之后的内存访问被其他观察者看到之前完成，典型用法就是数据先写、标志后写，中间插一条屏障。数据同步屏障比它更强，要求屏障之前的访问真正完成，之后的指令才能执行，常用于配置完设备寄存器、再启动外设的场景。指令同步屏障则是冲刷流水线，让之后取到的指令是最新的，常用于修改了代码、做了缓存维护之后，确保处理器不会继续执行旧指令。

一个常见的误区是把易失性变量当成屏障。在 C 语言里，易失性只是告诉编译器不要优化掉这次访问，它既不能阻止处理器的乱序执行，也不能保证写操作对其他核的可见顺序。另一个误区是屏障滥用：到处加同步屏障确实能掩盖问题，但会拖慢流水线、增加功耗，正确的做法是只在真正需要建立顺序的地方加屏障，并且分清是核间可见性问题，还是指令流刷新问题。

写驱动或多核固件时，建议按这个顺序自查：先确认数据与标志、描述符与启动命令之间有没有顺序依赖，有依赖就加对应的屏障；再确认有没有自修改代码或缓存维护操作，有就补指令同步屏障；最后在多核实测中用压力测试验证，而不是只跑单核用例。屏障指令本身不长，难的是判断哪里必须有、哪里可以没有，这正是多核编程的基本功。

【编辑部】ARM 多核共享内存：除了 DMB/DSB/ISB，你们在驱动里最常踩的是缓存维护（clean/invalidate）顺序问题吗？欢迎举一个「加了屏障仍错」最后挖到缓存的例子。