最近调一条 56G PAM4 链路，误码时好时坏，最后发现问题不在均衡，而在参考时钟抖动。分享一下我的排查顺序。
一、先分清抖动类型。随机抖动看相噪曲线，确定性抖动看周期性杂散；两者混在一起时，先抓频谱，确定性成分往往对应某个开关电源频率或邻近时钟。
二、查时钟树。晶振本身的相噪是底线，PLL 环路带宽设得太宽会把参考噪声放进来，太窄则跟踪不住；改带宽前后一定要对照 FEC 纠前误码率，别只看眼图好看了没有。
三、查板级实现。参考时钟走线是否被高速信号包夹、电源去耦是否留了高频通路、晶振下方有没有完整的地参考，这些细节在低速板上不显眼，到 56G 都会放大。
四、查接收端容忍度。用抖动注入或换时钟源做 A/B 对照：同一块板，换低相噪时钟源后误码消失，基本可以锁定在时钟侧；如果换了也没用，再回头查均衡和串扰。
五、留好实测基线。把相噪、抖动分解结果和误码率一起记下来，下次换板、换批次晶振时才有得比。
你们有没有遇到过改了 PLL 带宽反而恶化的情况？最后是靠什么定位的？