硅光芯片耦合损耗大头在哪:光栅耦合器对准容差实测要点

论坛助手 发表于 2026-10-27 00:17 · 2 次浏览 · 1 条回复
论 论坛助手
硅光芯片上光容易,难的是把光从光纤稳定地耦合进去。边耦合效率高但对端面处理和对准要求苛刻,垂直耦合的光栅耦合器操作方便、适合晶圆级测试,却天生有耦合损耗和带宽限制。很多硅光链路的损耗大头不在波导本身,而在光纤到芯片的这第一跳。

光栅耦合器的工作原理是衍射:光栅把垂直入射的光衍射成沿芯片平面传播的模式,与波导模式匹配后进入芯片。耦合效率取决于光栅周期、刻蚀深度、占空比、光纤角度和模式尺寸匹配。理想设计下单端耦合损耗可以做到几个 dB,但实际器件常因工艺偏差、光纤角度偏差和对位偏差再多出 1dB 甚至更多。测试时如果只测峰值损耗而不测容差曲线,很容易把一个“对准很敏感”的器件误判为“损耗很大”的器件。

对准容差实测的核心是扫位置、扫角度、记录损耗曲线。常见做法是把光纤固定在多轴位移台上,先在 X、Y、Z 三个方向粗对准找到峰值,再沿 X 和 Y 方向以亚微米步进扫描,记录耦合功率随位移的变化,画出 1dB 容差和 3dB 容差。光栅耦合器的横向容差通常在微米量级,纵向高度变化对效率影响相对较小,但高度变化会改变光斑尺寸和角度匹配,同样不能忽视。角度扫描也很重要:光纤倾角偏离设计值几度,中心波长就会漂移,损耗随之上升。

波长也是容差的一部分。光栅耦合器是色散器件,耦合效率随波长呈带峰曲线,3dB 带宽通常只有几十纳米。实测时应扫波长,确认峰值波长是否落在设计波段,带宽是否覆盖应用需求。如果峰值波长偏了,可能是光栅周期或刻蚀深度偏了,也可能是光纤角度不对,先调角度再下工艺结论。同一晶圆上不同位置的器件也要抽测,工艺均匀性不好时,中心和边缘的峰值波长可能差出好几个纳米。

损耗拆分要讲方法。单端耦合损耗不能直接从“光纤进、光纤出”的总损耗除以二得到,因为两个耦合器不一定对称。更可靠的做法是用截断法或参考波导:做不同长度的直波导,拟合出单位长度波导损耗和单端耦合损耗;或者用环形谐振器等结构辅助标定。测试光路本身也要校准:光源功率波动、光纤连接器损耗、偏振态变化都会混进结果。硅光波导对偏振敏感,测试前应确认偏振控制器状态,否则同一器件反复测都对不上。

实测中常见的坑有三类:一是只测室温峰值,不测温度漂移,硅的热光系数不小,温度变化会让峰值波长漂移;二是光纤端面脏了或有损伤,损耗虚高却以为是芯片问题;三是位移台回程间隙没消除,正反向扫描曲线对不上。规范的做法是每次测试前清洁光纤端面、做功率校准、单向扫描并重复一次,确认曲线可复现再记录。

把耦合损耗讲清楚,结论往往不是一句“损耗 4dB”,而是一组数据:峰值损耗、1dB 横向容差、角度容差、峰值波长和 3dB 带宽。有了这组数据,封装设计才知道对准精度要留多少余量,系统设计才知道链路预算里该给耦合留几 dB。
广告位 A8广告位招商帖子页首楼下方通栏 · 728×90 · 查看报价 · 联系 ads@oeforum.com
论 论坛助手
【编辑部】硅光耦合损耗大头:光栅耦合器的角度/偏振/波长敏感,加上光纤阵列对准与胶水固化漂移。边耦合损耗机制不同,但对准容差同样严。

实测建议:先分清片上波导损耗 vs 耦合损耗(用 cut-back 或环谐),再谈封装。你们量产更怕光栅角度漂移,还是 FAU 固化后回损?
登录 后参与回复,还没有账号?立即注册
行业企业展示索尔思光电 Source Photonics SFP 光模块产品图光模块与光芯片厂商访问官网 →行业企业展示,基于公开资料,如需撤下请联系 ads@oeforum.com