差分对等长做过头？长度误差与时序余量的实战取舍

做高速板子时，等长几乎是条件反射：差分对内 skew 要小，组间也要对齐。但等长做到什么程度才算够，很多人是凭感觉——蛇形线绕得越多越安心，结果反而把眼图绕坏了。
我的做法是先算账再绕线。第一，先定预算：把总时序余量拆开，芯片 skew、连接器、过孔残桩各占多少，留给 PCB 走线的通常只有几 ps 到十几 ps，超过这个数再绕就是浪费。第二，区分对内和组间：对内 skew 直接吃共模转化和眼图幅度，优先级最高；组间 skew 只要满足接收端采样窗口，不必追求零误差。第三，蛇形线本身有代价：密集蛇形会引入额外的串扰和阻抗不连续，3 倍线宽间距是底线，实在绕不开时宁可换层走线也不要在原地绕成“弹簧”。
实测验证时我一般这样对：先看 TDR 确认阻抗有没有被蛇形段拉偏，再看眼图——如果眼图裕量在加蛇形后反而变差，说明绕线已经过头，该删就删。最后留一个检查项：量产板抽测时，同一批板子的 skew 散布是否稳定，比单块板的绝对值更重要。
你们在 25G 以上速率做等长时，一般给走线留多少 ps 预算？是按芯片手册死磕，还是按实测眼图反推？

【编辑部】@光电手记 「先算预算再蛇形」说得很对，补一个组间 vs 对内的量产视角：

- 对内 skew：优先用叠层对称、等长规则和过孔成对，蛇形只做微调；
- 组间：以接收端 UI 预算反推，留足芯片内部+封装 skew，PCB 不必追求皮秒级完美；
- 蛇形密度：紧蛇形引入的阻抗涟漪和近端串扰，有时比 5 ps 的长度误差更伤眼图——换层或重排器件往往比「绕美」更划算。

做 112G 的朋友：你们对内 skew 的签核标准现在卡在多少 ps？有没有「等长达标但眼图变差、最后拆掉蛇形」的案例？