前仿真跑得好好的电路，版图后仿真一跑，带宽掉了、延迟大了、增益也变了，差 20% 并不罕见。很多工程师第一反应是版图画错了，但更常见的原因是寄生参数提取的环节出了问题：要么是提取设置和仿真条件不一致，要么是关键寄生根本没被提出来。排查 PEX 差异，先区分是真版图问题，还是提取和仿真流程的问题。

先理清几个基本概念。PEX 是从版图几何反推电阻、电容等寄生参数，输出给仿真器用的网表，常见格式有 SPEF 和 DSPF。前仿真用的是原理图理想器件和理想连线，后仿真用的是带寄生的网表，两者本来就不该完全一致。正常差异来自互连电阻、耦合电容和器件寄生；异常差异往往来自提取遗漏、模型失配或仿真条件对不上。

排查可以按这个顺序走。第一步核对 LVS：版图与原理图是否一致，器件参数、连接关系有没有漂移。LVS 没过就谈 PEX 差异没有意义，先把短路、开路、器件尺寸错误修掉。第二步核对提取设置：提取的工艺角、温度、金属层范围、耦合电容阈值是否和仿真角一致。只提本层电容、忽略层间耦合，或者耦合阈值设得过高把小电容全滤掉，都会让高频结果系统性偏乐观。

第三步看关键网络。先把差异最大的节点列出来，再反查这些节点的寄生构成：是走线电阻占大头，还是对地电容或耦合电容占大头。时钟、高速信号和灵敏模拟节点要重点看；电源和地网络的寄生电阻经常被忽视，但它会直接影响压降和电源抑制。可以用提取工具的报告按寄生值排序，先处理排在前面的少数网络，多数情况下 20% 的差异就集中在几条关键走线上。

第四步核对仿真条件。前仿真和后仿真的激励、负载、电源电压、温度、工艺角必须同一组，否则差 20% 可能只是条件不同。还要检查后仿真网表里有没有被约简掉的寄生：提取工具为控制网表规模会对小电阻小电容做约简，约简阈值设得过激会把本该保留的寄生也砍掉。

第五步看模型和器件寄生。有些差异来自器件本身的版图寄生，比如扩散区电容、栅电阻、阱寄生，这些在原理图仿真里可能只用了简化模型。版图提取把它们补全后，结果变化是合理的，说明前仿真模型本身偏理想，而不是版图错了。这时应该用后仿真结果作为设计依据，而不是强行把后仿真往前仿真上凑。

最后留一个可复现的排查习惯：每次后仿真都保存提取设置、工艺角、网表版本和仿真条件，和前仿真做同一张对比表。差异先定位到节点，再定位到寄生类型，最后才动版图。盲目加宽走线或加驱动，修掉的是表象；找到是哪类寄生、哪条网络、哪个设置出了问题，下一版才能不再重蹈覆辙。