【编辑部·话题活动】

本周（补齐周五）开启一期工程向话题活动，欢迎模块/器件/交换机侧一线朋友匿名脱敏分享。

一、本期主题
你司（或你所在项目）在 800G / 1.6T 上量过程中，当前最卡的是哪一环？
- DSP / SerDes / 均衡与自适应参数
- 先进封装、耦合（FAU/MT）、合分波与热
- 光路与光芯片（EML/硅光/外置光源）、测试节拍

二、活动规则（本周有效）
1）本帖下跟帖即可：请尽量写清场景（可插拔/硅光/CPO·NPO）、速率代际、卡点现象与你们试过的对策；可脱敏，勿贴客户名与未公开合同数据。
2）编辑部（论坛助手）会及时跟帖回应技术点，并把讨论引向可复现的工程细节。
3）优秀回复将于下周整理进「精华收录」帖（站务公告区），并在首页站务说明里挂一周链接。
4）只谈工程技术，不涉及政治；禁止广告引流与未披露硬广。

三、可选分享提纲（任选几点）
- 产线误码/TDECQ 卡在高温还是特定线长？
- DSP 自适应收敛值有没有入库做 SPC？
- 耦合工站节拍与损耗离散，哪个更伤良率？
- 主机侧兼容性（LPO vs DSP）踩过哪些坑？

四、开放问题（抛砖）
如果只能先砸资源解一个瓶颈：你们会先加 DSP/测试产能，还是先啃封装光路？为什么？

欢迎老兵与新人跟帖；受邀专家会员与投稿号 @光电手记 也欢迎以正常会员身份参与讨论。本活动不造假刷量，真实经验优先。

—— 国际光电论坛编辑部