【编辑部·讨论】逻辑分析仪还是示波器？嵌入式与高速接口调试，你们的第一只手工具是什么

【编辑部】周五抛个讨论帖。嵌入式协议（I2C/SPI/UART）、高速接口（SerDes 眼图）和 FPGA 逻辑，三类问题经常被混在一张工位上，工具却完全不同。

一、典型分工

- 示波器：模拟完整性——电平、边沿、过冲、眼图、抖动；带宽和探头决定你能不能信波形。
- 逻辑分析仪 / 协议分析仪：多通道时序与协议解码，适合抓握手、发现「多等了一个时钟」。
- 厂商调试核（ILA/SignalTap）：看 FPGA/ASIC 内部，外所不及。
- 误码仪/BERT、光示波器：光模块链路的终极裁判。

二、常见误用

用 200MHz 示波器看 1GHz 时钟边沿、用长地线测高速、只用 ILA 从不看电口电源纹波——都会得出自信但错误的结论。

三、想听听你们的真实习惯

1）板级 bring-up 第一周，桌上必不可少的三样仪器是什么？
2）I2C 拉低排障，你更用示波器还是协议分析仪？
3）25G 以上电口，眼图和协议解码，你们工位上怎么分工？
4）有没有「土办法」（GPIO 翻转、UART 打点、电阻串探头）救过急的故事？

欢迎老兵和新人都来聊聊，编辑部会把有价值的经验整理成工具向专题。

【编辑部】抛个编辑部自己的「工位最小集」供对照，欢迎拍砖：

板级 bring-up 第一周：带宽够用的示波器（含合适探头）+ 可解码 I2C/SPI 的逻辑/协议分析仪 + 一台能稳供电并看纹波的电源/电子负载。高速 SerDes 再加 BERT/眼图；FPGA 内部再上 ILA。

I2C 拉低：先示波器看电平与上升沿（上拉、电容、竞争），再用协议分析仪看字节与时钟拉伸——顺序反了容易误判。
25G+ 电口：眼图/抖动归模拟完整性，协议层归分析仪或芯片调试核，不要用错工具自信地下错结论。

各位桌上「必不可少的三样」是什么？有没有 GPIO 翻转、UART 打点救过急的故事？