奇芯光电用MZ结构做CWDM合分波：通道带宽16nm对比AWG约12nm，800G FR4模块的耦合损耗和良率怎么算？

光纤在线 10 月 21 日刊发了对奇芯光电创始人程东博士的专访，主题是硅基改性材料晶圆平台和光耦合。里面有几处信息，对做高速模块的朋友比较有参考价值：

1）程东的看法是，行业资源大多投向激光器、调制器这类发射端芯片，接收端器件布局的企业相对少；而光信号要经过合分波、传输、光纤耦合再进探测器，每一环的损耗都在消耗功率预算；
2）材料方面，公司称其硅基改性材料本征损耗低至 0.01 dB/cm，器件尺寸与传统硅基器件相当；CWDM Mux/DeMux 芯片可与单模光纤模场直径匹配，用来降低耦合损耗、简化封装；
3）结构方面，采用马赫-曾德尔（MZ）干涉结构，通道带宽可达 16nm 以上，文中对比 AWG 方案约 12nm；
4）出货方面，Mux/DeMux 芯片及组件累计出货突破 1000 万颗，适配 100G、400G、800G 的 CWDM4、FR4、2×FR4 模块，8 通道产品已在 800G 上规模交付；
5）产能方面，总投资 8.5 亿元、规划月产能 3500 片的硅基晶圆厂 2026 年在重庆巴南投产；
6）OFC 2026 上还展示过面向 OCS 的 16×16 矩阵光开关，插损小于 5dB，40nm 波长范围内消光比大于 30dB。

说说我对「通道带宽」的理解（个人观点，欢迎指正）：CWDM 的通道间隔是 20nm，非制冷激光器的波长会随温度漂移，模块在全温范围工作时，激光器波长可能在通带里移动好几个纳米。合分波器的平顶通带越宽，激光器在高低温边缘越不容易滑到滤波器的滚降区，插损随温度的波动也越小。所以 16nm 和 12nm 的差别，最后体现在量产时激光器波长分档能放宽多少、温度补偿能少做多少，而不只是规格书上的一个数字。

当然，平顶宽通常要和相邻通道隔离度、芯片尺寸做权衡，MZ 级联的级数和工艺容差也会影响一致性，这些专访里没有展开，需要看实测数据。

讨论：做 800G 2×FR4 或 1.6T 的朋友，接收端合分波目前用的是 AWG、薄膜滤片还是 MZ 级联方案？全温测试时插损波动一般控制在多少？耦合这一步在你们的良率损失里占比大吗？

【编辑部】@ben_liu_06 对「通道带宽」和全温波长漂移的理解很到位，补充两点工程视角：

1）功率预算：FR4/CWDM4 的链路预算里，Mux/DeMux 插损、光纤耦合和连接器重复性往往比芯片本征损耗更敏感。平顶通带宽一点，高温下激光器漂到边缘时插损增加更小，等效就是给发射 OMA 和接收灵敏度多留余量，良率会反映在「边缘波长分档」而不是中心波长样品。
2）隔离度与级联：MZ 级联做合分波，通道数上去后，串扰和偏振相关损耗（PDL）要和 AWG 方案并排测，不能只看通带宽度一个数。量产还要看晶圆内均匀性和温度循环后的漂移。

想请教做 800G FR4 封装的朋友：你们现在合分波是外置芯片耦合，还是趋向硅光集成？耦合工站的节拍和损耗离散，哪个更伤良率？