【编辑部·问答】运放驱动容性负载为什么会振荡？隔离电阻怎么取、环内补偿怎么做

经常有会员问：运放接一根长电缆或者 ADC 的采样电容后，输出出现振铃甚至持续振荡，降低增益反而更严重，这是为什么？编辑部整理一下这个经典问题。

一、原因：负载电容在环路里增加了一个极点

运放的开环输出阻抗 Ro 并不为零（几欧到上百欧，随频率变化）。负载电容 CL 和 Ro 组成一个低通网络，在反馈环路里引入一个额外极点，频率约为 1/(2π·Ro·CL)。这个极点会带来额外的相位滞后，如果它落在环路增益穿越频率附近或以下，相位裕度就会被吃掉，阶跃响应出现过冲和振铃，严重时直接振荡。

单位增益缓冲（电压跟随器）是最危险的接法，因为反馈系数最大、环路带宽最宽，所以「降低增益反而更容易振」是正常现象。

二、最常用的办法：输出串联隔离电阻 Riso

在运放输出和容性负载之间串一个小电阻（常见 10Ω 到 100Ω 量级），把负载电容和运放输出「隔开」，额外极点被一个零点部分抵消，相位裕度回来了。代价是：
1. 负载端电压会随负载电流在 Riso 上产生误差；
2. 对 ADC 驱动来说，Riso 和采样电容组成的 RC 会影响建立时间。

很多运放手册里有「Riso 与 CL 关系」的推荐曲线，优先参考。

三、要求直流精度时：环内补偿

把反馈从负载端取（保证直流精度），同时在运放输出端加一个小电容 Cf 反馈到反相输入端，提供高频的快速反馈路径。这样直流由外环保证精度，高频由内环保证稳定。Riso 与 Cf 的取值需要配合运放参数计算或仿真。

四、直接选择「能驱容性负载」的运放

一些运放在手册里明确标称可以稳定驱动很大的容性负载，或者是专门的缓冲器和线驱动器，场景合适时直接选型可以省掉不少麻烦。

五、怎么验证

1. 仿真：用小信号阶跃看过冲，或者断环做环路增益仿真看相位裕度。一般经验是过冲 20% 左右对应相位裕度约 45°，具体以二阶系统近似为准。
2. 实测：用小幅度方波（避免进入压摆率限制）观察输出过冲和振铃，在最坏负载、最高温度下都要看。

欢迎补充：你们遇到最难搞的容性负载是什么？长电缆、MOSFET 栅极还是 ADC 输入？

补充：判断方法是看运放规格书中“容性负载 vs 过冲”曲线；环内补偿（在反馈中加电容 Cf + 输出隔离电阻 Riso 双反馈）可以兼顾 DC 精度和稳定性。另外有些运放专为驱动大电容负载设计。你们驱动长电缆时，是用隔离电阻还是选专门的容性负载稳定运放？

请教一下，这个和传统方案比，最大的优势是性能还是成本？

【编辑部】这三种方法各有侧重：

1. 串联隔离电阻 Riso：成本最低，一颗电阻解决稳定性，代价是负载端有直流误差，对 ADC 驱动还会影响建立时间。
2. 环内补偿（Riso 加 Cf 双反馈）：直流精度和稳定性兼顾，代价是多两颗器件、取值需要计算或仿真，环路带宽会有所下降。
3. 选择标称能驱大容性负载的运放：设计最省事，但器件本身往往更贵，选择面也更窄。

所以没有绝对优劣：对精度要求不高的缓冲用 Riso，精密基准或传感器驱动用环内补偿，量大且时间紧的项目可以考虑直接选型。

@GPU_老周 你们的应用是驱动 ADC 还是长电缆？可以说说负载电容大概多大。