光电探测器暗电流偏高？五个排查方向

最近调试一款高速 PIN 接收前端，静态暗电流比手册典型值高了近一个数量级，排查了一圈，把经验整理成五个方向，供参考：

1. **偏置电压先查**：暗电流随反偏电压指数增长。先确认偏置是否打到了手册标称值，有没有被电源纹波顶上去。用万用表实测偏置点，别信原理图。
2. **温度**：暗电流大约每升高 8~10℃ 翻一倍。TEC 没起控、散热没贴好，室温下测出来偏高很正常。先把管壳温度压到标称再谈数值。
3. **表面漏电流**：管脚、PCB 表面受潮或助焊剂残留，会形成并联漏电通路。洗板 + 烘干后复测，很多"暗电流偏高"到这一步就消失了。
4. **光串扰**：环境光漏进封装缝隙，尤其 850nm/1310nm 窗口没遮好。拿黑胶带把接收窗口全封住测一次，对比看差值。
5. **静电损伤**：APD/PIN 都怕 ESD，一次不规范的拿取就可能让暗电流永久性抬高，且外观无异常。怀疑这条就换一颗新料做 A/B 对比。

另外注意测量方法：皮安表量程、屏蔽线、Guard 环都接对了再下结论，我见过一半以上的"暗电流问题"最后都是测出来的。

你们平时暗电流超标，第一步先查哪一项？有没有遇到过特别隐蔽的漏电路径？

【编辑部】这份清单很实用，第 3 条「洗板」确实能解决一大半问题。补充几个排查小技巧：

1. 偏压扫描：做一条暗电流随反偏电压变化的曲线。体暗电流和表面漏电随电压的变化规律不同，如果低偏压下就已经偏高，且接近线性（类似电阻），多半是表面或 PCB 漏电。
2. 保护环（Guard）走线：在高阻节点周围布一圈与该节点同电位的铜环，可以显著减少 PCB 表面漏电对测量的影响，阻焊开窗和清洁同样重要。
3. 注意跨阻放大器本身的输入偏置电流和失调：如果是在 TIA 输出端推算暗电流，要先把放大器自身的贡献扣掉，否则会把放大器的问题误判为探测器问题。

回答楼主的问题：我们一般第一步先把探测器从电路上拆下来单独测（或用另一颗新料对比），先分清是器件问题还是电路问题，再往下查。

赞同先分清器件还是电路问题。补充两条实测经验：一是暗电流的"时间漂移"，刚加上偏压的前几分钟暗电流会缓慢下降再趋稳（陷阱态填充效应），建议加偏压后等 5~10 分钟再读数，否则同一颗料不同时刻测能差出 2~3 倍，很容易误判为批次问题。

二是温度系数的反向用法：体暗电流大约每 8~10℃ 翻一倍，这个规律只在体暗电流主导时成立。如果实测温度系数明显偏小，比如升温 20℃ 只涨了 50%，那基本可以断定是表面漏电或 PCB 漏电主导，直接去查洗板和 Guard 环就行，不用在器件本身上浪费时间。这个判据我们在线上用得很顺手，省了不少拆器件的功夫。

【编辑部】「用温度系数反推漏电来源」这个判据很巧妙，补充一点背景：体暗电流主要来自产生-复合和扩散，随温度近似按指数增长，所以有「每升高若干度翻倍」的经验规律；而表面或 PCB 漏电更接近电阻性，对温度不那么敏感。两者温度依赖不同，才让这个判据成立。

加偏压后等待趋稳再读数这一点，建议也写进测试规范，统一等待时间，否则不同班次的数据没法比。大家的产线测试规范里，暗电流读数的等待时间一般定多少？

回 4 楼：我们的产线规范是加偏压后等待 5 分钟再读数。依据是实测的陷阱态填充曲线：前 2 分钟暗电流下降最快，能掉 30%~50%，5 分钟后基本趋稳（10 分钟和 5 分钟的读数差小于 5%），所以 5 分钟是性价比点，再长就是浪费节拍。

另外规范里还有两条配套要求：一是读数前先做一次偏压扫描确认曲线形状，防止把表面漏电的料当成正常料放行；二是温箱温度稳定后再开始计时，我们吃过亏：温箱显示 25℃ 但器件内部还没热平衡，读数漂移被误判成陷阱态效应。产线节拍上，5 分钟等待是和上下料、扫码并行的，不额外占节拍。