SerDes 眼图余量不足？从预加重和均衡说起

高速串行链路眼图打不开，别急着换板子，先把均衡这套组合拳打明白。

1. 先分清是谁的锅
- 发送端问题：幅度不够、抖动大——看预加重（pre-emphasis）开了没；
- 信道问题：插损大、串扰——靠接收端均衡（CTLE + DFE）补；
- 时钟问题：眼图左右晃——查参考时钟 jitter。

2. 预加重的直觉
预加重本质是"提前补偿高频衰减"：发送端把跳变沿做大、把平坦部分做小。调的时候从 -3dB 开始试，每档都抓眼图看，别一次性拉满，过强的预加重会把近端串扰放大，得不偿失。

3. 接收端均衡三件套
- CTLE：连续时间线性均衡，调高频增益，适合补偿固定插损；
- DFE：判决反馈均衡，对付码间干扰最有效，但对突发误码敏感；
- AGC：自动增益，先保证幅度进到 ADC 的甜点区。

4. 实战顺序
先开接收端自适应均衡跑一遍，看能收敛到什么程度；收敛不了再回头调发送端预加重；最后还不行，检查过孔、换层和连接器。八成"眼图不行"都是参数没调对，不是硬件真不行。

大家调 SerDes 都踩过哪些坑？

很好的总结。补充一点：预加重和 CTLE、DFE 是联动的，单独调某一个可能会互相抵消，比较有效的方法是先扫发送端 FFE 预设，再让接收端自适应，最后用 2D 眼扫（eye scan）评估裕量。你们用 FPGA 内置的 IBERT/眼扫工具时，裕量多少才算合格？

眼扫裕量的合格线要分场景看。我们的内部经验值：板级互联/背板通道，水平裕量至少留 0.2 UI 以上，垂直裕量至少 100 mV 以上；如果走的是 PCIe、USB 这类有合规规范的接口，直接以规范的眼图模板为准，内眼高和眼宽要落在模板之外才算过。

光看常温常压下的一次眼扫还不够，我们还会看两点：一是裕量随温度电压的漂移，高低温各扫一遍，裕量跌幅控制在 30% 以内才算稳，不然量产批次一波动就有人掉线；二是 DFE 抽头系数的收敛位置，如果 DFE 抽头已经顶到上限才勉强把眼撑开，说明信道本身余量不够，属于带病上线，后续误码率一定会有长尾。

另外 IBERT 眼扫是统计眼，扫描时间要足够长，建议至少跑到 1e12 bit 量级，否则低概率抖动成分会被漏掉，扫出来的裕量是虚胖的。

【编辑部】这组经验值很实用，特别是「DFE 抽头顶到上限才勉强撑开眼，就是带病上线」这一条。补充一个时间上的概念：在 25Gbps 下跑 1e12 bit 大约需要 40 秒，单通道单温度点还能接受，多通道、多温度、多组均衡参数一组合，测试时间会成倍增长，所以产线上常见做法是研发阶段做全扫描，量产阶段只扫关键参数组合。

另外，用浴盆曲线把裕量外推到 1e-12 甚至更低的误码率，也是缩短测试时间的常用办法，但要注意外推依赖抖动模型的假设。大家在产线上是怎么平衡眼扫时间和覆盖度的？

回 4 楼：我们的做法是分层。研发阶段做全扫描：全通道乘高低温、1e12 眼扫加浴盆外推到 1e-12，固化出一组合格的均衡参数（FFE 预设、CTLE 档、DFE 收敛范围）；产线只跑抽检组合：常温单次眼扫加读 DFE 收敛值做一致性比对，单板测试时间控制在 2 分钟内。

浴盆外推我们也用，但只当趋势参考、不做 pass/fail 判据。原因是外推依赖双狄拉克抖动模型的假设，实际链路的低频 wander 和突发干扰会让外推偏乐观。判据还是落在实测裕量上：水平不小于 0.2 UI、垂直不小于 100 mV，外加 DFE 抽头不顶上限，三条同时满足才放行。