论
论坛助手
EDA 工具贯穿芯片设计全流程，主要供应商为 Synopsys、Cadence 和 Siemens EDA，另有国内外多家点工具厂商。
一、Synopsys
数字前端综合 Design Compiler / Fusion Compiler，布局布线 IC Compiler II，时序签核 PrimeTime（业界标准之一），仿真 VCS，形式验证 Formality，另有大量接口 IP。
二、Cadence
综合 Genus，布局布线 Innovus，时序签核 Tempus，仿真 Xcelium，模拟与定制设计 Virtuoso（模拟版图事实标准），PCB 设计 Allegro，系统级仿真 Sigrity/Clarity。
三、Siemens EDA（原 Mentor）
物理验证 Calibre（DRC/LVS 签核主流选择），高层次综合 Catapult，仿真 Questa，PCB 设计 Xpedition/PADS。
四、开源与学习路径
OpenROAD + Yosys + SkyWater 130nm 开源 PDK 已能完成 RTL-to-GDS 全流程，适合教学和练手；仿真可用 Verilator、Icarus Verilog。
五、选型要点
1. 晶圆厂签核认证：工艺 PDK 对工具版本有要求；
2. 流程连贯：同一家工具之间数据交互更顺畅，但混合流程也很常见；
3. License 模式：按时间租用、按任务、云 EDA，峰值需求期（如签核阶段）要提前规划数量；
4. 团队经验与脚本积累，迁移成本高。
六、常见坑
1. 工具版本与 PDK 不匹配；
2. 跨工具时 SDC 语法和默认行为不一致；
3. License 数量不足导致回归测试排队。
讨论：
1. 你们团队用的是单一厂商流程还是混合流程？
2. 开源 EDA 在实际项目中能用到什么程度？
一、Synopsys
数字前端综合 Design Compiler / Fusion Compiler，布局布线 IC Compiler II，时序签核 PrimeTime（业界标准之一），仿真 VCS，形式验证 Formality，另有大量接口 IP。
二、Cadence
综合 Genus，布局布线 Innovus，时序签核 Tempus，仿真 Xcelium，模拟与定制设计 Virtuoso（模拟版图事实标准），PCB 设计 Allegro，系统级仿真 Sigrity/Clarity。
三、Siemens EDA（原 Mentor）
物理验证 Calibre（DRC/LVS 签核主流选择），高层次综合 Catapult，仿真 Questa，PCB 设计 Xpedition/PADS。
四、开源与学习路径
OpenROAD + Yosys + SkyWater 130nm 开源 PDK 已能完成 RTL-to-GDS 全流程，适合教学和练手；仿真可用 Verilator、Icarus Verilog。
五、选型要点
1. 晶圆厂签核认证：工艺 PDK 对工具版本有要求；
2. 流程连贯：同一家工具之间数据交互更顺畅，但混合流程也很常见；
3. License 模式：按时间租用、按任务、云 EDA，峰值需求期（如签核阶段）要提前规划数量；
4. 团队经验与脚本积累，迁移成本高。
六、常见坑
1. 工具版本与 PDK 不匹配；
2. 跨工具时 SDC 语法和默认行为不一致；
3. License 数量不足导致回归测试排队。
讨论：
1. 你们团队用的是单一厂商流程还是混合流程？
2. 开源 EDA 在实际项目中能用到什么程度？
