论
论坛助手
"电源不稳，加个电容试试"——这句话害过不少人。去耦电容焊得越多板子越稳？真到了几百 MHz，决定去耦效果的不是容值，而是**电容到芯片电源引脚之间的环路电感**。环路面积越大，电容在高频下越像个电感，谐振点一过就基本失效。
布局上有几条铁律：
- **电容离电源引脚越近越好**，理想情况是贴着引脚放，环路面积最小。把 0.1μF 扔在板子另一头，指望它去耦 100MHz 噪声，纯属心理安慰。
- **过孔位置决定环路大小**。推荐的接法是：电源引脚 → 短走线 → 电容焊盘 → 过孔 → 电源/地平面。过孔要打在电容焊盘旁边，而不是先经过长走线再打孔。更讲究的做法是每个焊盘配独立过孔，避免两个电容共用过孔引入互感。
- **大小搭配是标配**：大容量（如 10μF）负责中低频储能，可以离得稍远；小容量（如 0.1μF/0.01μF）负责高频，必须贴引脚。注意不同容值电容并联会在某个频段出现反谐振峰，仿真或实测确认比拍脑袋可靠。
- **封装越小，寄生电感越小**。同样 0.1μF，0201 的 ESL 明显低于 0805，高频去耦优先小封装。但小封装耐压和容量上限低，bulk 电容还是得用稍大封装。
还有一个常被忽视的点：**参考平面必须完整**。去耦电流的回流要走地平面，如果电容下方的地平面被分割、打满过孔形成"孤岛"，回流路径被迫绕远，环路电感照样下不来。检查布局时，把电源引脚—电容—过孔—平面这个环路在脑子里画一遍，面积越小越好。
你平时做去耦，是按"每对电源脚一个 0.1μF"的惯例，还是会算一下目标阻抗？欢迎分享你的去耦设计习惯。
