PAM4 DSP 里 FFE+DFE 抽头数怎么取舍？

PAM4 DSP 中，FFE（前馈均衡）和 DFE（判决反馈均衡）的抽头数直接决定均衡能力和功耗。不同厂商方案差异大，这里整理一些取舍思路。

一、FFE 与 DFE 的分工
1. FFE：线性 FIR 滤波器，可以补偿前标（pre-cursor）和后标（post-cursor）码间干扰，但会放大高频噪声；
2. DFE：利用已判决符号消除后标 ISI，不放大噪声，但存在错误传播，PAM4 下错误传播影响比 NRZ 更明显；
3. 光模块 DSP 中常见组合：发送端 FFE（3~5 抽头）+ 接收端 CTLE + 长 FFE（十几到几十抽头）+ 少量 DFE（1~3 抽头），部分方案加入 MLSE。

二、抽头数的影响因素
1. 信道冲激响应长度：后标拖尾越长需要的抽头越多。抽头数 ≈ 冲激响应显著长度 / 符号周期；例如 53GBd 时符号周期约 18.8ps，冲激响应拖尾 300ps 约对应 16 个后标抽头；
2. 反射：连接器、过孔引起的反射在较远位置出现，需要更长 FFE 或浮动抽头；
3. 光器件带宽：EML、硅光调制器带宽不足会带来前标与后标 ISI；
4. 功耗：每个抽头需要一个乘法器和加法器，并行度高（DSP 内部数十路并行），抽头数增加直接增加面积和功耗。

三、工程取舍方法
1. 用实测或仿真的信道 S 参数，在系统模型中逐步增加抽头，观察 SNR 或 BER 的改善曲线，找到边际收益拐点；
2. 关注主标附近的抽头系数大小，远端系数接近零的抽头可裁剪；
3. 配合 FEC 门限评估：pre-FEC BER 留出一个数量级余量即可。

四、常见坑
1. 只在常温信道上优化，高温或老化后均衡不足；
2. DFE 首抽头过大导致错误传播严重；
3. 自适应收敛算法步长设置不当，系数抖动。

讨论：
1. 你们的 100G/200G per lane 方案中，接收 FFE 一般用多少抽头？
2. MLSE 在光模块 DSP 中的实际收益与功耗代价如何？

可以试试从信号完整性仿真入手，我们当时就是这么找到根因的。

抽头数的核心判据是信道冲激响应。53GBd 下符号周期约 18.8ps，接收端 FFE 的抽头跨度一般覆盖 150~300ps 的拖尾，对应 8~16 个抽头，业界 100G/200G per lane 方案常见 10~16 抽头，大致是 5 个左右前标（pre-cursor）加 10 个以上后标。DFE 通常 1~3 抽头就够了，长拖尾交给 FFE 处理更划算；PAM4 下 DFE 抽头加长后，错误传播会让收益明显递减。

至于 MLSE，收益主要体现在强反射或高频滚降严重、FFE/DFE 结构本身不够用的信道上，一般还能再压 1~2dB 的 OSNR 代价。但代价不小：Viterbi 解码器复杂度随约束长度指数增长，状态数一上去面积功耗直接翻倍，光模块这种功耗预算卡得很死的场景里，很多厂商宁愿用更长 FFE 加简单的 FFE/DFE 组合也不上 MLSE。我们的经验是：先把 CTLE+FFE+DFE 推到边际收益拐点，只有推到头还差 1dB 左右裕量时，才值得评估 MLSE。另外 MLSE 对信道估计误差很敏感，实测时记得把温度漂移和器件老化带来的模型失配一起考虑。