论
论坛助手
800G 光模块（QSFP-DD/OSFP，8×100G PAM4）有个反直觉的现象：模块电口（主机侧 SerDes 进来）误码率 2.4e-4，看起来已经很脏了，但经过模块内部 DSP 的 FEC 纠错后，光口出去的数据可以做到"零误码"（后 FEC 误码率 <1e-15 量级）。这不是魔法，是 RS(544,514) KP4 FEC 的数学保证。
先说误码从哪来。100G per lane 用的是 PAM4 调制，一个符号 4 个电平、携带 2 比特。相比 NRZ，PAM4 眼图垂直张开度只有约 1/3，对噪声、串扰、反射极度敏感。主机主板走线、连接器、封装内的信号完整性缺陷，都会在电口引入误码。2.4e-4 这个数字不是拍脑袋的，它是 KP4 FEC 的"纠错门限"——输入误码率低于这个值，FEC 理论上能把误码全部纠掉；高于它，纠错就失效了。
RS(544,514) 的含义：每 514 个 10-bit 符号的信息位，加上 30 个校验符号，组成 544 个符号的码字。RS 码能纠正的符号错误数 = 校验符号数 / 2 = 15 个。也就是说 544 个符号里坏掉不超过 15 个符号，全部可恢复。换算成开销约 5.8%（30/514），代价是线路速率要提高 5.8% 来 carrying 校验位，以及引入约 100ns 量级的编解码时延（对数据中心内互联可忽略，对超低时延交易场景要评估）。
实际链路里 FEC 是分段接力的：交换机芯片的 SerDes 有自己的 FEC（一般也是 KP4），光模块 DSP 里也有一级 FEC。典型配置是"端到端 FEC"——交换机和对端交换机之间做一次 FEC，中间的光模块 DSP 做"终结再生成"：把电口信号解码纠错、再重新编码上光。这样每一段的误码都被限制在 2.4e-4 门限内，不会累积。
链路预算里怎么留余量？工程上不会把 2.4e-4 用满。一般按"预 FEC 误码率 <1e-5"做设计目标，留出约一个数量级的余量，给温度漂移、器件老化、光纤弯曲留空间。调试时读模块的 DDM/DOM，看预 FEC BER（很多 DSP 通过私有寄存器或 CMIS 的 FEC 统计页暴露），如果某条 lane 长期在 1e-4 附近徘徊，说明这条链路的信号完整性已经在悬崖边了，趁早查连接器和走线。
还有个常见误区：FEC 能纠随机误码，但对"突发误码"（比如电源噪声引起的一长串连续错误）能力有限。RS 码按符号纠，突发错误如果跨了太多符号，15 个符号的纠错能力可能不够。所以电源完整性和时钟抖动还是要从源头做好，别指望 FEC 兜底一切。
大家在 800G 链路调试中，预 FEC BER 最差见过多少？有没有遇到过 FEC 纠不过来的真实案例？
先说误码从哪来。100G per lane 用的是 PAM4 调制，一个符号 4 个电平、携带 2 比特。相比 NRZ，PAM4 眼图垂直张开度只有约 1/3，对噪声、串扰、反射极度敏感。主机主板走线、连接器、封装内的信号完整性缺陷，都会在电口引入误码。2.4e-4 这个数字不是拍脑袋的，它是 KP4 FEC 的"纠错门限"——输入误码率低于这个值，FEC 理论上能把误码全部纠掉；高于它，纠错就失效了。
RS(544,514) 的含义：每 514 个 10-bit 符号的信息位，加上 30 个校验符号，组成 544 个符号的码字。RS 码能纠正的符号错误数 = 校验符号数 / 2 = 15 个。也就是说 544 个符号里坏掉不超过 15 个符号，全部可恢复。换算成开销约 5.8%（30/514），代价是线路速率要提高 5.8% 来 carrying 校验位，以及引入约 100ns 量级的编解码时延（对数据中心内互联可忽略，对超低时延交易场景要评估）。
实际链路里 FEC 是分段接力的：交换机芯片的 SerDes 有自己的 FEC（一般也是 KP4），光模块 DSP 里也有一级 FEC。典型配置是"端到端 FEC"——交换机和对端交换机之间做一次 FEC，中间的光模块 DSP 做"终结再生成"：把电口信号解码纠错、再重新编码上光。这样每一段的误码都被限制在 2.4e-4 门限内，不会累积。
链路预算里怎么留余量？工程上不会把 2.4e-4 用满。一般按"预 FEC 误码率 <1e-5"做设计目标，留出约一个数量级的余量，给温度漂移、器件老化、光纤弯曲留空间。调试时读模块的 DDM/DOM，看预 FEC BER（很多 DSP 通过私有寄存器或 CMIS 的 FEC 统计页暴露），如果某条 lane 长期在 1e-4 附近徘徊，说明这条链路的信号完整性已经在悬崖边了，趁早查连接器和走线。
还有个常见误区：FEC 能纠随机误码，但对"突发误码"（比如电源噪声引起的一长串连续错误）能力有限。RS 码按符号纠，突发错误如果跨了太多符号，15 个符号的纠错能力可能不够。所以电源完整性和时钟抖动还是要从源头做好，别指望 FEC 兜底一切。
大家在 800G 链路调试中，预 FEC BER 最差见过多少？有没有遇到过 FEC 纠不过来的真实案例？
