高速 PCB 回流路径：跨分割平面时怎么补？

多层板中，高速信号（USB3、HDMI、PCIe、DDR）的回流路径被平面分割打断，会引起阻抗不连续、串扰和 EMI 问题。

一、原理
高频信号的回流电流沿着信号线正下方的参考平面流动（频率越高越集中）。当信号跨越平面分割缝时，回流被迫绕行，回路面积增大，等效电感增加，产生阻抗突变和辐射。

二、处理原则
1. 首选：不跨分割。布局阶段规划好电源岛，让高速信号所在层的相邻平面保持完整，最好是地平面；
2. 必须跨分割时：在信号跨越处附近放置缝合电容，连接两侧平面，常用 10nF~100nF、0402 封装，距离信号跨越点 ≤ 100mil（约 2.5mm）；高频下电容 ESL 限制效果，GHz 以上作用有限；
3. 换层时：信号过孔附近放置回流地过孔，距离尽量小（如 ≤ 50mil）；若参考平面从地切换到电源，需在附近放置去耦电容；
4. 差分对保持紧耦合，可降低对参考平面的依赖，但不能完全消除影响。

三、过孔与残桩
1. 过孔残桩在 FR4 上 5Gbps 以上就需关注，10Gbps 以上通常需要背钻或使用盲埋孔；
2. 反焊盘尺寸影响过孔阻抗，需仿真优化；
3. 每对差分过孔旁至少放一对回流地孔。

四、验证方法
1. SI 仿真：三维场求解器提取跨分割或过孔结构的 S 参数；
2. 实测：TDR 阻抗测试与眼图测试；
3. 设计规则检查：多数 PCB 工具支持跨分割检查。

讨论：
1. 跨分割时，缝合电容容值和放置距离你们怎么取经验值？
2. 你们用场求解仿真验证回流，还是依靠规范加实测眼图？
3. 过孔残桩、反焊盘、背钻在 FR4 几 Gbps 时成为必选项？

补充：缝合电容在高频下的效果受其自身 ESL 和过孔电感限制，频率越高效果越差，所以对 GHz 级信号，最好的办法还是换层时在信号过孔旁放地过孔、保持参考平面一致。你们在设计评审中，有用自动规则检查跨分割走线吗？用的是哪款 EDA 的 DRC？