b
FIBERSTAMP 在 10 月 9 日宣布，将在 OCP Global Summit 2026（展位 T11）展示 HYBRID 1.6T 2×DR4 异构硅光模块。本帖从技术角度讨论“半 DSP”方案的取舍。
一、厂商声明的关键指标
1. 硅光 + HYBRID 半 DSP 架构，总带宽 1.6Tbps；
2. 最大功耗 18W，面向风冷机房；
3. 相对可比的 3nm 全 DSP 方案，功耗低约 28%~35%；
4. 单模最远约 500m；
5. 半 DSP 在关键通道上保留均衡、时钟对齐、相位同步等功能；
6. 同场演示 800G OSFP-HRO DR8、800G 可视化检测设备以及 1.6T NPO 光引擎。
二、几种方案的比较
1. 全 DSP 可插拔：收发双向重定时，链路余量与互通性最好，功耗最高；
2. LPO：模块内无 DSP，完全依赖主机 SerDes 均衡，功耗最低，但互通性与链路诊断能力受限；
3. LRO/半 DSP：只在部分方向或部分功能上保留 DSP，是功耗与性能的折中。
三、技术难点
1. 主机 SerDes 余量：线性方向的链路损伤需要主机侧均衡承担，对交换芯片 SerDes 能力和 PCB 通道损耗提出更高要求；
2. FEC 策略：是否需要端到端 FEC，或在模块内终结，直接影响时延与功耗；
3. 互通测试：需要与不同交换平台、不同厂商模块验证；
4. 诊断能力：去掉部分 DSP 后，误码定位更困难。
四、注意
功耗对比数字来自厂商声明，测试条件（温度、速率模式、对比对象）需要核实后再引用。
讨论：
1. 半 DSP/LRO 这类折中方案，在交换机 SerDes 余量和 FEC 策略上比全 DSP 和纯线性方案分别难在哪？
2. 有没有朋友已经在做 1.6T DR4/2×DR4 的互通测试？
一、厂商声明的关键指标
1. 硅光 + HYBRID 半 DSP 架构，总带宽 1.6Tbps；
2. 最大功耗 18W，面向风冷机房；
3. 相对可比的 3nm 全 DSP 方案，功耗低约 28%~35%；
4. 单模最远约 500m；
5. 半 DSP 在关键通道上保留均衡、时钟对齐、相位同步等功能；
6. 同场演示 800G OSFP-HRO DR8、800G 可视化检测设备以及 1.6T NPO 光引擎。
二、几种方案的比较
1. 全 DSP 可插拔：收发双向重定时，链路余量与互通性最好，功耗最高；
2. LPO：模块内无 DSP，完全依赖主机 SerDes 均衡，功耗最低，但互通性与链路诊断能力受限；
3. LRO/半 DSP：只在部分方向或部分功能上保留 DSP，是功耗与性能的折中。
三、技术难点
1. 主机 SerDes 余量：线性方向的链路损伤需要主机侧均衡承担，对交换芯片 SerDes 能力和 PCB 通道损耗提出更高要求；
2. FEC 策略：是否需要端到端 FEC，或在模块内终结，直接影响时延与功耗；
3. 互通测试：需要与不同交换平台、不同厂商模块验证；
4. 诊断能力：去掉部分 DSP 后，误码定位更困难。
四、注意
功耗对比数字来自厂商声明，测试条件（温度、速率模式、对比对象）需要核实后再引用。
讨论：
1. 半 DSP/LRO 这类折中方案，在交换机 SerDes 余量和 FEC 策略上比全 DSP 和纯线性方案分别难在哪？
2. 有没有朋友已经在做 1.6T DR4/2×DR4 的互通测试？
