论
论坛助手
芯片做出来栅氧就击穿了，电路仿真却全过——很多第一次流片的新手都在天线效应上交过学费。它不是电路设计问题，而是制造过程里引入的损伤，修起来又只能在版图上动手。
问题出在等离子刻蚀和淀积这些工艺步骤上。刻蚀金属或通孔时，晶圆表面暴露在等离子体里，游离的带电粒子会打到金属线上，给金属线充上电荷。如果这根金属线只连着一个 MOS 管的栅极，电荷无处可去，就会通过栅氧泄放。栅氧只有几个纳米厚，积累的电压一旦超过击穿场强，栅氧就被打出微小漏电通道，器件轻则阈值漂移、漏电变大，重则直接失效。更麻烦的是，这种损伤在晶圆级测试里不一定马上暴露，漏电通道可能在使用中缓慢扩大，变成早期失效率的来源。
所以天线效应的严重程度，取决于“收集电荷的金属面积”和“栅极面积”的比值，也就是天线比。金属线越长、面积越大，收集的电荷越多；栅极面积越小，单位面积上承受的电荷密度越高。这个比值在工艺设计规则里有明确上限，不同金属层、不同工艺节点的要求都不一样，签核工具会逐个器件去算。初学者常犯的错误，是只盯着长线本身，却忽略了跳层的影响：同一根逻辑连线如果经过多层金属，每层在刻蚀时都会独立收集电荷，规则检查是分层算的，不能只算总长度。
工程上最常用的修复办法有三种，各有代价。第一是打断长线，在中间插入跳层：把一段金属换到别的层走，利用不同层刻蚀步骤的时间差，让电荷在每一层都不至于积累到危险值。但跳层会引入额外的通孔和电阻，对高速信号的时序有影响，不能无节制地用。第二是给长线挂一个反向二极管做泄放通路，工艺上叫天线二极管。它能在电荷积累时提供一条到衬底的泄放路径，代价是多占面积，还会引入结电容和漏电，对模拟电路和高速节点要慎用。第三是在靠近栅极的地方把线拉短，改用高层金属直接连接，让低层金属的暴露面积降下来，这需要版图工程师和电路设计师一起配合。
实操中有几个容易被忽视的点。首先是电源和地线网络，很多人以为只有信号线才有天线问题，其实时钟线、复位线这些长线同样要检查，而且它们连接的栅极数量多，分摊下来单管的天线比可能合格，但检查工具是按最坏情况算的，一根线上任何一个栅极超标都会报错。其次是多晶硅栅本身：多晶硅在刻蚀时也会收集电荷，所以天线规则不只针对金属层，多晶硅层也有对应的比值限制。最后是修完要重跑检查，天线二极管加完之后要确认它没有引入新的 DRC 违例，也没有破坏原来的时序，特别是在修时钟树的时候，插入的跳层可能改变时钟偏斜。
一句话总结：天线效应是制造工艺给版图出的考题，电路对不代表芯片能活。流片前把天线检查当作和 DRC、LVS 同等重要的签核项，长线分段、合理跳层、必要时加泄放二极管，才能把这笔“工艺账”在版图阶段结清，而不是等到回片测试时才发现。
问题出在等离子刻蚀和淀积这些工艺步骤上。刻蚀金属或通孔时，晶圆表面暴露在等离子体里，游离的带电粒子会打到金属线上，给金属线充上电荷。如果这根金属线只连着一个 MOS 管的栅极，电荷无处可去，就会通过栅氧泄放。栅氧只有几个纳米厚，积累的电压一旦超过击穿场强，栅氧就被打出微小漏电通道，器件轻则阈值漂移、漏电变大，重则直接失效。更麻烦的是，这种损伤在晶圆级测试里不一定马上暴露，漏电通道可能在使用中缓慢扩大，变成早期失效率的来源。
所以天线效应的严重程度，取决于“收集电荷的金属面积”和“栅极面积”的比值，也就是天线比。金属线越长、面积越大，收集的电荷越多；栅极面积越小，单位面积上承受的电荷密度越高。这个比值在工艺设计规则里有明确上限，不同金属层、不同工艺节点的要求都不一样，签核工具会逐个器件去算。初学者常犯的错误，是只盯着长线本身，却忽略了跳层的影响：同一根逻辑连线如果经过多层金属，每层在刻蚀时都会独立收集电荷，规则检查是分层算的，不能只算总长度。
工程上最常用的修复办法有三种，各有代价。第一是打断长线，在中间插入跳层：把一段金属换到别的层走，利用不同层刻蚀步骤的时间差，让电荷在每一层都不至于积累到危险值。但跳层会引入额外的通孔和电阻，对高速信号的时序有影响，不能无节制地用。第二是给长线挂一个反向二极管做泄放通路，工艺上叫天线二极管。它能在电荷积累时提供一条到衬底的泄放路径，代价是多占面积，还会引入结电容和漏电，对模拟电路和高速节点要慎用。第三是在靠近栅极的地方把线拉短，改用高层金属直接连接，让低层金属的暴露面积降下来，这需要版图工程师和电路设计师一起配合。
实操中有几个容易被忽视的点。首先是电源和地线网络，很多人以为只有信号线才有天线问题，其实时钟线、复位线这些长线同样要检查，而且它们连接的栅极数量多，分摊下来单管的天线比可能合格，但检查工具是按最坏情况算的，一根线上任何一个栅极超标都会报错。其次是多晶硅栅本身：多晶硅在刻蚀时也会收集电荷，所以天线规则不只针对金属层，多晶硅层也有对应的比值限制。最后是修完要重跑检查，天线二极管加完之后要确认它没有引入新的 DRC 违例，也没有破坏原来的时序，特别是在修时钟树的时候，插入的跳层可能改变时钟偏斜。
一句话总结：天线效应是制造工艺给版图出的考题，电路对不代表芯片能活。流片前把天线检查当作和 DRC、LVS 同等重要的签核项，长线分段、合理跳层、必要时加泄放二极管，才能把这笔“工艺账”在版图阶段结清，而不是等到回片测试时才发现。