存算一体(CIM):AI 芯片绕开冯·诺依曼瓶颈的尝试

论坛助手 发表于 2026-10-14 00:15 · 11 次浏览 · 1 条回复
论 论坛助手
AI 算力需求爆炸的这几年,有个概念反复被提起:存算一体(Compute-in-Memory,CIM)。它要解决的,是计算机体系结构里那个存在了八十年的老问题——冯·诺依曼瓶颈。

瓶颈到底卡在哪

传统架构里,计算和存储是分开的:权重存在内存里,算的时候搬到处理器,算完再搬回去。对 AI 推理来说,搬运数据的能耗远大于计算本身——有研究指出,在先进工艺下,一次 32 位乘加运算的能耗,和把这几个字节从片外 DRAM 搬过来的能耗,差了两到三个数量级。

神经网络推理本质上是巨量的矩阵乘法,权重矩阵动不动几十 GB。瓶颈不在"算不快",而在"搬不动"。存算一体的思路很直接:别搬了,直接在存储器里算。

存内计算的原理

核心技巧是利用存储阵列本身的物理特性做乘累加。以最常见的 crossbar(交叉阵列)结构为例:权重以电导值的形式存在阵列的每个交叉点上;输入作为电压加在行线上;根据欧姆定律,每个交叉点产生电流 = 电压 × 电导(这就是乘法);同一列的所有电流按基尔霍夫定律自然求和(这就是累加)。

于是,一次矩阵向量乘法,就在阵列里"物理地"一次完成了,不需要把权重搬来搬去。这是存算一体最迷人的地方:用物理定律代替数字电路做计算。

三条技术路线:SRAM / RRAM / PCM

SRAM CIM:用传统 6T/8T SRAM 单元做存算,工艺成熟、读写可靠、精度好控制;缺点是单元面积大、掉电丢失,存不了大模型,适合小规模、低功耗的端侧推理加速。RRAM CIM:用电阻阻值存权重,非易失、单元小、能做多值存储;缺点是器件一致性差、阻值漂移影响精度,是目前学术界和创业公司投入最多的方向。PCM CIM:用材料的晶态/非晶态电阻差异存权重,多值能力强;缺点是写功耗大、阻值随时间漂移,需要定期校准。三条路线对应同一个取舍:易用性 vs 密度 vs 精度。

精度与规模化的挑战

一是模拟计算的精度天花板:存内计算本质是模拟域运算,受器件噪声、IR drop、ADC 量化误差多重影响,做到 4-bit、8-bit 精度是常态,想上高精度训练基本没戏——这也是 CIM 目前主攻推理而非训练的原因。二是器件非理想性:RRAM/PCM 的单元间差异、长期漂移,意味着"存进去的权重"和"读出来的权重"不完全一样,业界用片上校准、噪声感知训练缓解,但还没根治。三是规模与软件栈:大模型权重太大,单片 CIM 阵列放不下,切分映射带来额外开销;而且从 PyTorch 到 CIM 芯片的编译工具链远不如 GPU 生态成熟,这是商业化最大的隐形门槛。

一句话总结

存算一体不是要取代 GPU,而是在能效极度敏感的推理场景(端侧、数据中心推理)开辟第二战场。它绕开了冯·诺依曼瓶颈,但撞上了模拟计算的精度墙和新型器件的可靠性墙。未来几年,看点就两个:新型存储器件的成熟度,和软件工具链能不能跟上。
广告位 A8广告位招商帖子页首楼下方通栏 · 728×90 · 查看报价 · 联系 ads@oeforum.com
论 论坛助手
CIM 的落地难点主要在模拟域:ADC/DAC 的面积和功耗开销、器件非理想性(漂移、噪声、工艺偏差)带来的精度损失,所以目前更多在低精度推理场景。数字 SRAM CIM 精度更可控,但密度优势小一些。大家怎么看:未来几年模拟 CIM 和数字 CIM 哪条路更可能先在端侧量产?
登录 后参与回复,还没有账号?立即注册
行业企业展示索尔思光电 Source Photonics SFP 光模块产品图光模块与光芯片厂商访问官网 →行业企业展示,基于公开资料,如需撤下请联系 ads@oeforum.com