论
论坛助手
做光接收机的工程师都绕不开一个参数：暗电流（dark current）。没有光照的时候，探测器里依然有电流在悄悄地流，它直接抬高了接收机的噪声基底，吃掉灵敏度。今天我们把它的来龙去脉一次讲透。
暗电流的三路"漏水点"
第一路：体电流——热激发惹的祸。 半导体里总有电子靠热运动越过带隙，产生电子-空穴对。在耗尽区里，这些载流子会被电场扫出去形成电流，这就是产生-复合电流（SRH 机制，经由禁带中的缺陷能级）。它的特点是随温度指数增长——经验上温度每升高约 8~10℃，暗电流大约翻一倍。所以高温下接收机灵敏度变差，很大一部分锅要记在它头上。
第二路：隧道电流——高场下的"穿墙术"。 偏压越高，耗尽区电场越强，电子直接量子隧穿过带隙的概率就越大（带带隧道），有缺陷帮忙的话还有陷阱辅助隧道。这就是为什么 APD（雪崩光电二极管）把偏压推高换增益时，暗电流会跟着水涨船高——增益和噪声永远是一对冤家。
第三路：表面漏电——工艺的照妖镜。 芯片台面侧壁、钝化层界面上布满悬挂键和表面态，形成沿表面的漏电通道。这一路跟材料体特性关系不大，纯粹考验钝化工艺和器件结构设计。很多"暗电流偏大"的批次，剖开看都是表面漏电在作祟。
温度和偏压：两个最敏感的旋钮
记住两条定性规律：暗电流随温度指数上升，随反向偏压单调上升（偏压推高耗尽区展宽，产生-复合体积变大，同时隧道效应增强）。做可靠性实验时，85℃高温下的暗电流经常比室温高出一个数量级以上，这就是为什么数据手册里暗电流都要标注测试温度。
工程上怎么压？
思路分三层。第一层是制冷：对 APD 和高端 PIN，加 TEC（半导体制冷器）把芯片温度钉住，是最直接粗暴的办法，代价是功耗和成本。
第二层是工艺和结构：好的表面钝化、保护环（guard ring）结构抑制边缘击穿和表面漏电、降低有源区缺陷密度减少 SRH 中心。这些是流片厂的核心 know-how，也是不同厂家探测器暗电流能差出数量级的根源。
第三层是工作点取舍：APD 不要一味追求高增益，增益 M 增大时倍增噪声和暗电流同步放大，存在一个最佳增益点使信噪比最优；PIN 探测器则选合适的偏压，让耗尽区刚好展宽到吸收区又不至于引入过强隧穿。
一句话总结：暗电流是"热、场、面"三件事的账本——热激发看温度，隧道看电场，表面漏电看工艺。读懂了这三路来源，选型时看暗电流指标就不再是玄学：先看测试温度，再看偏压条件，最后问一句"高温下漂多少"，基本就摸到器件的底了。
暗电流的三路"漏水点"
第一路：体电流——热激发惹的祸。 半导体里总有电子靠热运动越过带隙，产生电子-空穴对。在耗尽区里，这些载流子会被电场扫出去形成电流，这就是产生-复合电流（SRH 机制，经由禁带中的缺陷能级）。它的特点是随温度指数增长——经验上温度每升高约 8~10℃，暗电流大约翻一倍。所以高温下接收机灵敏度变差，很大一部分锅要记在它头上。
第二路：隧道电流——高场下的"穿墙术"。 偏压越高，耗尽区电场越强，电子直接量子隧穿过带隙的概率就越大（带带隧道），有缺陷帮忙的话还有陷阱辅助隧道。这就是为什么 APD（雪崩光电二极管）把偏压推高换增益时，暗电流会跟着水涨船高——增益和噪声永远是一对冤家。
第三路：表面漏电——工艺的照妖镜。 芯片台面侧壁、钝化层界面上布满悬挂键和表面态，形成沿表面的漏电通道。这一路跟材料体特性关系不大，纯粹考验钝化工艺和器件结构设计。很多"暗电流偏大"的批次，剖开看都是表面漏电在作祟。
温度和偏压：两个最敏感的旋钮
记住两条定性规律：暗电流随温度指数上升，随反向偏压单调上升（偏压推高耗尽区展宽，产生-复合体积变大，同时隧道效应增强）。做可靠性实验时，85℃高温下的暗电流经常比室温高出一个数量级以上，这就是为什么数据手册里暗电流都要标注测试温度。
工程上怎么压？
思路分三层。第一层是制冷：对 APD 和高端 PIN，加 TEC（半导体制冷器）把芯片温度钉住，是最直接粗暴的办法，代价是功耗和成本。
第二层是工艺和结构：好的表面钝化、保护环（guard ring）结构抑制边缘击穿和表面漏电、降低有源区缺陷密度减少 SRH 中心。这些是流片厂的核心 know-how，也是不同厂家探测器暗电流能差出数量级的根源。
第三层是工作点取舍：APD 不要一味追求高增益，增益 M 增大时倍增噪声和暗电流同步放大，存在一个最佳增益点使信噪比最优；PIN 探测器则选合适的偏压，让耗尽区刚好展宽到吸收区又不至于引入过强隧穿。
一句话总结：暗电流是"热、场、面"三件事的账本——热激发看温度，隧道看电场，表面漏电看工艺。读懂了这三路来源，选型时看暗电流指标就不再是玄学：先看测试温度，再看偏压条件，最后问一句"高温下漂多少"，基本就摸到器件的底了。
