高频电路的去耦设计里，最容易踩的坑是把 MLCC 的标称容值当成工作容值。MLCC 的介质分两类：Ⅰ类（C0G/NP0）容值随电压和温度几乎不变，但单位体积容量小；Ⅱ类（X5R、X7R、Y5V 等）容量密度高，是去耦的主力，但其容值对直流偏压非常敏感——这是铁电陶瓷介质的固有特性，偏压越高，有效介电常数越低。标称 10μF 的 X7R 电容，在接近额定电压工作时，有效容值只剩标称值的三到五成并不罕见，Y5V 介质跌得更厉害。设计按标称值算电源纹波，实测纹波超标，根子往往就在这里。

正确的做法是查厂家提供的直流偏压特性曲线（DC Bias Characteristic）：横轴是施加的直流电压，纵轴是相对容值，同一容值、不同封装尺寸和额定电压的料，曲线差别很大。一般规律是额定电压留的余量越大、封装尺寸越大，同等工作电压下的容值保持率越高。所以去耦选型不能只看容值和封装，要看在实际工作电压下的有效容值——把曲线上对应点的容值代入纹波和瞬态响应计算，才是真实的去耦能力。

高频去耦还有第二笔账：自谐振频率。MLCC 本身带等效串联电感（ESL），容值与 ESL 构成串联谐振，谐振点以上电容呈现感性，阻抗随频率上升而不再下降。封装越小 ESL 越低，谐振频率越高，这就是高频去耦偏爱 0201、0402 小封装的原因。实测电源分配网络（PDN）阻抗时，常会看到某个频段阻抗超标——原因可能是偏压跌落导致有效容值不足，也可能是所选容值的谐振点没覆盖目标频段，两者要分开排查。

实战建议有四条：一是去耦电容按工作电压下的有效容值选型，额定电压至少留一倍余量；二是大容值做储能、小容值覆盖高频段，多容值并联时注意反谐振峰；三是电容尽量靠近负载引脚放置，缩短回路、降低安装电感；四是关键电源轨做 PDN 仿真或实测，把偏压曲线上的有效容值和实测 ESL 代进去，而不是用标称值跑仿真。去耦设计算的是有效容值，不是标书上的标称值。

最后提醒一个测试环节的坑：用 LCR 表或阻抗分析仪测 MLCC 容值时，测试电压通常只有几十毫伏到 1V，测出来的是接近零偏压的容值，与板子上实际工作电压下的有效容值完全是两回事。拿到料先按数据手册的偏压曲线折算，批量来料抽检时也要在接近工作电压的条件下复测，否则测试报告上的合格与板级实测的超标会长期对不上。选型表里建议直接登记有效容值而不是标称值，从源头上杜绝按标称值算纹波的错误。