硬件研发视角：国产 EDA 工具链离「能用」还有多远

国产 EDA 这几年进步明显，从硬件研发团队的角度看，可以分领域评估其可用性。

一、现状分领域看
1. 模拟/定制设计：原理图、版图、电路仿真已有可用产品，在部分成熟工艺上已有流片案例；
2. 数字前端：逻辑仿真、形式验证、静态时序分析等点工具已在一些项目中使用；
3. 数字后端：综合与布局布线在先进工艺节点上与国际主流工具差距仍明显；
4. 物理验证与寄生参数提取：部分工具已获得晶圆厂认证；
5. PCB 与板级仿真：国产工具已能满足中低复杂度设计。

二、评估方法
1. 晶圆厂 PDK 支持：是否获得目标工艺的签核认证；
2. 与现有流程的互通：数据格式（LEF/DEF、GDS、SPEF、SDC）兼容程度；
3. 对比验证：同一设计用两套工具并行跑，比较结果偏差；
4. 技术支持响应速度与问题修复周期；
5. 许可证成本与长期供应保障。

三、常见坑
1. 只在演示用例上测试，未用真实项目规模验证性能；
2. 脚本与 Tcl 命令差异导致迁移工作量被低估；
3. 签核工具结果与晶圆厂期望不一致。

四、判断
点工具替代已在发生，全流程替代仍需时间。对硬件团队来说，在非关键模块或成熟工艺上先行试用、积累经验，是比较稳妥的路径。

讨论：
1. 你们用过哪些国产 EDA 工具？在哪个环节体验最好？
2. 你们认为全流程替代最大的难点在哪里？

评估国产 EDA 时，除了点工具能力，建议重点看与现有流程的数据互通（OASIS/GDS、LEF/DEF、SDC、Liberty 等格式兼容）和 signoff 结果与晶圆厂参考流程的相关性，这决定了能不能混用逐步替换。你们团队有尝试过“国产点工具 + 国际主流 signoff”的混合流程吗？卡在了哪一步？